0.35um 3.3V/5V Process
0.35um 3.3V/5V embedded Logic NVM Process
此工艺为Dual GOX process，提供3.3V与5V器件因应逻辑产品。配合高阻值Poly2，PIP电容及Bipolar，实现类比信号的设计。此工艺结合亿而得微电子所提供之3.3V MTP NVM IP，使客户在无需增加Mask及成本的情况下嵌入NVM中。亿而得微电子所提供的NVM IP种类为(1) EEPROM (2) Flash (3) MTP，并完整提供IP Memory Density 从256×8 bits 至16K X16 bits。此工艺已大量使用于Microcontroller Unit（MCU）产品上。为了方便您在数字电路上的设计，我们同时也提供了3.3V与5V Standard Cell Library，同时也提供3.3V SRAM compiler 的服务。
Design Kits
| Design Kits | Vender | Tools / Version | |
|---|---|---|---|
| SPICE | - | HSIPCE | BSIM3V3 (L49) |
| Spectre SPICE | |||
| DRC | Mentor Graphics | Calibre | |
| LVS | Mentor Graphics | Calibre | |
| LPE | Mentor Graphics | Calibre | |
| Cell Library | - |
0.35um 3.3V Standard Cell / IO Cell Library |
|
| NVM IP |
YMC (MTP, Flash, EEPROM) |
Density 256 X 8 bits ~ 16K X 16 bits Byte Write / Byte Read Extra Low Read Voltage ~1.2V Endurance >100K |
|
| SRAM | - |
0.35um 3.3V SRAM compiler (64 x 2bits ~ 4K x 8 bits) |
|
| Mismatch Report | - | 0.35um 3.3V mismatch report | |
粤公网安备 44030502010001号