| M480 BSP V3.05.001 The Board Support Package for M480 Series

gpio_reg.h
Go to the documentation of this file.
1 /**************************************************************************/
9 #ifndef __GPIO_REG_H__
10 #define __GPIO_REG_H__
11
12 #if defined ( __CC_ARM )
13 #pragma anon_unions
14 #endif
15
27 typedef struct
28 {
29
483 __IO uint32_t MODE; /* Offset: 0x00/0x40/0x80/0xC0/0x100/0x140/0x180/0x1C0 Port A-H I/O Mode Control */
484 __IO uint32_t DINOFF; /* Offset: 0x04/0x44/0x84/0xC4/0x104/0x144/0x184/0x1C4 Port A-H Digital Input Path Disable Control */
485 __IO uint32_t DOUT; /* Offset: 0x08/0x48/0x88/0xC8/0x108/0x148/0x188/0x1C8 Port A-H Data Output Value */
486 __IO uint32_t DATMSK; /* Offset: 0x0C/0x4C/0x8C/0xCC/0x10C/0x14C/0x18C/0x1CC Port A-H Data Output Write Mask */
487 __I uint32_t PIN; /* Offset: 0x10/0x50/0x90/0xD0/0x110/0x150/0x190/0x1D0 Port A-H Pin Value */
488 __IO uint32_t DBEN; /* Offset: 0x14/0x54/0x94/0xD4/0x114/0x154/0x194/0x1D4 Port A-H De-Bounce Enable Control Register */
489 __IO uint32_t INTTYPE; /* Offset: 0x18/0x58/0x98/0xD8/0x118/0x158/0x198/0x1D8 Port A-H Interrupt Trigger Type Control */
490 __IO uint32_t INTEN; /* Offset: 0x1C/0x5C/0x9C/0xDC/0x11C/0x15C/0x19C/0x1DC Port A-H Interrupt Enable Control Register */
491 __IO uint32_t INTSRC; /* Offset: 0x20/0x60/0xA0/0xE0/0x120/0x160/0x1A0/0x1E0 Port A-H Interrupt Source Flag */
492 __IO uint32_t SMTEN; /* Offset: 0x24/0x64/0xA4/0xE4/0x124/0x164/0x1A4/0x1E4 Port A-H Input Schmitt Trigger Enable Register */
493 __IO uint32_t SLEWCTL; /* Offset: 0x28/0x68/0xA8/0xE8/0x128/0x168/0x1A8/0x1E8 Port A-H High Slew Rate Control Register */
495 __I uint32_t RESERVE0[1];
497 __IO uint32_t PUSEL; /* Offset: 0x30/0x70/0xB0/0xF0/0x130/0x170/0x1B0/0x1F0 Port A-H Pull-up and Pull-down Enable Register */
498
499 } GPIO_T;
500
501 typedef struct
502 {
503
572 __IO uint32_t DBCTL; /* Offset: 0x440 Interrupt De-bounce Control Register */
573
574 } GPIO_DBCTL_T;
575
581 #define GPIO_MODE_MODE0_Pos (0)
582 #define GPIO_MODE_MODE0_Msk (0x3ul << GPIO_MODE_MODE0_Pos)
584 #define GPIO_MODE_MODE1_Pos (2)
585 #define GPIO_MODE_MODE1_Msk (0x3ul << GPIO_MODE_MODE1_Pos)
587 #define GPIO_MODE_MODE2_Pos (4)
588 #define GPIO_MODE_MODE2_Msk (0x3ul << GPIO_MODE_MODE2_Pos)
590 #define GPIO_MODE_MODE3_Pos (6)
591 #define GPIO_MODE_MODE3_Msk (0x3ul << GPIO_MODE_MODE3_Pos)
593 #define GPIO_MODE_MODE4_Pos (8)
594 #define GPIO_MODE_MODE4_Msk (0x3ul << GPIO_MODE_MODE4_Pos)
596 #define GPIO_MODE_MODE5_Pos (10)
597 #define GPIO_MODE_MODE5_Msk (0x3ul << GPIO_MODE_MODE5_Pos)
599 #define GPIO_MODE_MODE6_Pos (12)
600 #define GPIO_MODE_MODE6_Msk (0x3ul << GPIO_MODE_MODE6_Pos)
602 #define GPIO_MODE_MODE7_Pos (14)
603 #define GPIO_MODE_MODE7_Msk (0x3ul << GPIO_MODE_MODE7_Pos)
605 #define GPIO_MODE_MODE8_Pos (16)
606 #define GPIO_MODE_MODE8_Msk (0x3ul << GPIO_MODE_MODE8_Pos)
608 #define GPIO_MODE_MODE9_Pos (18)
609 #define GPIO_MODE_MODE9_Msk (0x3ul << GPIO_MODE_MODE9_Pos)
611 #define GPIO_MODE_MODE10_Pos (20)
612 #define GPIO_MODE_MODE10_Msk (0x3ul << GPIO_MODE_MODE10_Pos)
614 #define GPIO_MODE_MODE11_Pos (22)
615 #define GPIO_MODE_MODE11_Msk (0x3ul << GPIO_MODE_MODE11_Pos)
617 #define GPIO_MODE_MODE12_Pos (24)
618 #define GPIO_MODE_MODE12_Msk (0x3ul << GPIO_MODE_MODE12_Pos)
620 #define GPIO_MODE_MODE13_Pos (26)
621 #define GPIO_MODE_MODE13_Msk (0x3ul << GPIO_MODE_MODE13_Pos)
623 #define GPIO_MODE_MODE14_Pos (28)
624 #define GPIO_MODE_MODE14_Msk (0x3ul << GPIO_MODE_MODE14_Pos)
626 #define GPIO_MODE_MODE15_Pos (30)
627 #define GPIO_MODE_MODE15_Msk (0x3ul << GPIO_MODE_MODE15_Pos)
629 #define GPIO_DINOFF_DINOFF0_Pos (16)
630 #define GPIO_DINOFF_DINOFF0_Msk (0x1ul << GPIO_DINOFF_DINOFF0_Pos)
632 #define GPIO_DINOFF_DINOFF1_Pos (17)
633 #define GPIO_DINOFF_DINOFF1_Msk (0x1ul << GPIO_DINOFF_DINOFF1_Pos)
635 #define GPIO_DINOFF_DINOFF2_Pos (18)
636 #define GPIO_DINOFF_DINOFF2_Msk (0x1ul << GPIO_DINOFF_DINOFF2_Pos)
638 #define GPIO_DINOFF_DINOFF3_Pos (19)
639 #define GPIO_DINOFF_DINOFF3_Msk (0x1ul << GPIO_DINOFF_DINOFF3_Pos)
641 #define GPIO_DINOFF_DINOFF4_Pos (20)
642 #define GPIO_DINOFF_DINOFF4_Msk (0x1ul << GPIO_DINOFF_DINOFF4_Pos)
644 #define GPIO_DINOFF_DINOFF5_Pos (21)
645 #define GPIO_DINOFF_DINOFF5_Msk (0x1ul << GPIO_DINOFF_DINOFF5_Pos)
647 #define GPIO_DINOFF_DINOFF6_Pos (22)
648 #define GPIO_DINOFF_DINOFF6_Msk (0x1ul << GPIO_DINOFF_DINOFF6_Pos)
650 #define GPIO_DINOFF_DINOFF7_Pos (23)
651 #define GPIO_DINOFF_DINOFF7_Msk (0x1ul << GPIO_DINOFF_DINOFF7_Pos)
653 #define GPIO_DINOFF_DINOFF8_Pos (24)
654 #define GPIO_DINOFF_DINOFF8_Msk (0x1ul << GPIO_DINOFF_DINOFF8_Pos)
656 #define GPIO_DINOFF_DINOFF9_Pos (25)
657 #define GPIO_DINOFF_DINOFF9_Msk (0x1ul << GPIO_DINOFF_DINOFF9_Pos)
659 #define GPIO_DINOFF_DINOFF10_Pos (26)
660 #define GPIO_DINOFF_DINOFF10_Msk (0x1ul << GPIO_DINOFF_DINOFF10_Pos)
662 #define GPIO_DINOFF_DINOFF11_Pos (27)
663 #define GPIO_DINOFF_DINOFF11_Msk (0x1ul << GPIO_DINOFF_DINOFF11_Pos)
665 #define GPIO_DINOFF_DINOFF12_Pos (28)
666 #define GPIO_DINOFF_DINOFF12_Msk (0x1ul << GPIO_DINOFF_DINOFF12_Pos)
668 #define GPIO_DINOFF_DINOFF13_Pos (29)
669 #define GPIO_DINOFF_DINOFF13_Msk (0x1ul << GPIO_DINOFF_DINOFF13_Pos)
671 #define GPIO_DINOFF_DINOFF14_Pos (30)
672 #define GPIO_DINOFF_DINOFF14_Msk (0x1ul << GPIO_DINOFF_DINOFF14_Pos)
674 #define GPIO_DINOFF_DINOFF15_Pos (31)
675 #define GPIO_DINOFF_DINOFF15_Msk (0x1ul << GPIO_DINOFF_DINOFF15_Pos)
677 #define GPIO_DOUT_DOUT0_Pos (0)
678 #define GPIO_DOUT_DOUT0_Msk (0x1ul << GPIO_DOUT_DOUT0_Pos)
680 #define GPIO_DOUT_DOUT1_Pos (1)
681 #define GPIO_DOUT_DOUT1_Msk (0x1ul << GPIO_DOUT_DOUT1_Pos)
683 #define GPIO_DOUT_DOUT2_Pos (2)
684 #define GPIO_DOUT_DOUT2_Msk (0x1ul << GPIO_DOUT_DOUT2_Pos)
686 #define GPIO_DOUT_DOUT3_Pos (3)
687 #define GPIO_DOUT_DOUT3_Msk (0x1ul << GPIO_DOUT_DOUT3_Pos)
689 #define GPIO_DOUT_DOUT4_Pos (4)
690 #define GPIO_DOUT_DOUT4_Msk (0x1ul << GPIO_DOUT_DOUT4_Pos)
692 #define GPIO_DOUT_DOUT5_Pos (5)
693 #define GPIO_DOUT_DOUT5_Msk (0x1ul << GPIO_DOUT_DOUT5_Pos)
695 #define GPIO_DOUT_DOUT6_Pos (6)
696 #define GPIO_DOUT_DOUT6_Msk (0x1ul << GPIO_DOUT_DOUT6_Pos)
698 #define GPIO_DOUT_DOUT7_Pos (7)
699 #define GPIO_DOUT_DOUT7_Msk (0x1ul << GPIO_DOUT_DOUT7_Pos)
701 #define GPIO_DOUT_DOUT8_Pos (8)
702 #define GPIO_DOUT_DOUT8_Msk (0x1ul << GPIO_DOUT_DOUT8_Pos)
704 #define GPIO_DOUT_DOUT9_Pos (9)
705 #define GPIO_DOUT_DOUT9_Msk (0x1ul << GPIO_DOUT_DOUT9_Pos)
707 #define GPIO_DOUT_DOUT10_Pos (10)
708 #define GPIO_DOUT_DOUT10_Msk (0x1ul << GPIO_DOUT_DOUT10_Pos)
710 #define GPIO_DOUT_DOUT11_Pos (11)
711 #define GPIO_DOUT_DOUT11_Msk (0x1ul << GPIO_DOUT_DOUT11_Pos)
713 #define GPIO_DOUT_DOUT12_Pos (12)
714 #define GPIO_DOUT_DOUT12_Msk (0x1ul << GPIO_DOUT_DOUT12_Pos)
716 #define GPIO_DOUT_DOUT13_Pos (13)
717 #define GPIO_DOUT_DOUT13_Msk (0x1ul << GPIO_DOUT_DOUT13_Pos)
719 #define GPIO_DOUT_DOUT14_Pos (14)
720 #define GPIO_DOUT_DOUT14_Msk (0x1ul << GPIO_DOUT_DOUT14_Pos)
722 #define GPIO_DOUT_DOUT15_Pos (15)
723 #define GPIO_DOUT_DOUT15_Msk (0x1ul << GPIO_DOUT_DOUT15_Pos)
725 #define GPIO_DATMSK_DATMSK0_Pos (0)
726 #define GPIO_DATMSK_DATMSK0_Msk (0x1ul << GPIO_DATMSK_DATMSK0_Pos)
728 #define GPIO_DATMSK_DATMSK1_Pos (1)
729 #define GPIO_DATMSK_DATMSK1_Msk (0x1ul << GPIO_DATMSK_DATMSK1_Pos)
731 #define GPIO_DATMSK_DATMSK2_Pos (2)
732 #define GPIO_DATMSK_DATMSK2_Msk (0x1ul << GPIO_DATMSK_DATMSK2_Pos)
734 #define GPIO_DATMSK_DATMSK3_Pos (3)
735 #define GPIO_DATMSK_DATMSK3_Msk (0x1ul << GPIO_DATMSK_DATMSK3_Pos)
737 #define GPIO_DATMSK_DATMSK4_Pos (4)
738 #define GPIO_DATMSK_DATMSK4_Msk (0x1ul << GPIO_DATMSK_DATMSK4_Pos)
740 #define GPIO_DATMSK_DATMSK5_Pos (5)
741 #define GPIO_DATMSK_DATMSK5_Msk (0x1ul << GPIO_DATMSK_DATMSK5_Pos)
743 #define GPIO_DATMSK_DATMSK6_Pos (6)
744 #define GPIO_DATMSK_DATMSK6_Msk (0x1ul << GPIO_DATMSK_DATMSK6_Pos)
746 #define GPIO_DATMSK_DATMSK7_Pos (7)
747 #define GPIO_DATMSK_DATMSK7_Msk (0x1ul << GPIO_DATMSK_DATMSK7_Pos)
749 #define GPIO_DATMSK_DATMSK8_Pos (8)
750 #define GPIO_DATMSK_DATMSK8_Msk (0x1ul << GPIO_DATMSK_DATMSK8_Pos)
752 #define GPIO_DATMSK_DATMSK9_Pos (9)
753 #define GPIO_DATMSK_DATMSK9_Msk (0x1ul << GPIO_DATMSK_DATMSK9_Pos)
755 #define GPIO_DATMSK_DATMSK10_Pos (10)
756 #define GPIO_DATMSK_DATMSK10_Msk (0x1ul << GPIO_DATMSK_DATMSK10_Pos)
758 #define GPIO_DATMSK_DATMSK11_Pos (11)
759 #define GPIO_DATMSK_DATMSK11_Msk (0x1ul << GPIO_DATMSK_DATMSK11_Pos)
761 #define GPIO_DATMSK_DATMSK12_Pos (12)
762 #define GPIO_DATMSK_DATMSK12_Msk (0x1ul << GPIO_DATMSK_DATMSK12_Pos)
764 #define GPIO_DATMSK_DATMSK13_Pos (13)
765 #define GPIO_DATMSK_DATMSK13_Msk (0x1ul << GPIO_DATMSK_DATMSK13_Pos)
767 #define GPIO_DATMSK_DATMSK14_Pos (14)
768 #define GPIO_DATMSK_DATMSK14_Msk (0x1ul << GPIO_DATMSK_DATMSK14_Pos)
770 #define GPIO_DATMSK_DATMSK15_Pos (15)
771 #define GPIO_DATMSK_DATMSK15_Msk (0x1ul << GPIO_DATMSK_DATMSK15_Pos)
773 #define GPIO_PIN_PIN0_Pos (0)
774 #define GPIO_PIN_PIN0_Msk (0x1ul << GPIO_PIN_PIN0_Pos)
776 #define GPIO_PIN_PIN1_Pos (1)
777 #define GPIO_PIN_PIN1_Msk (0x1ul << GPIO_PIN_PIN1_Pos)
779 #define GPIO_PIN_PIN2_Pos (2)
780 #define GPIO_PIN_PIN2_Msk (0x1ul << GPIO_PIN_PIN2_Pos)
782 #define GPIO_PIN_PIN3_Pos (3)
783 #define GPIO_PIN_PIN3_Msk (0x1ul << GPIO_PIN_PIN3_Pos)
785 #define GPIO_PIN_PIN4_Pos (4)
786 #define GPIO_PIN_PIN4_Msk (0x1ul << GPIO_PIN_PIN4_Pos)
788 #define GPIO_PIN_PIN5_Pos (5)
789 #define GPIO_PIN_PIN5_Msk (0x1ul << GPIO_PIN_PIN5_Pos)
791 #define GPIO_PIN_PIN6_Pos (6)
792 #define GPIO_PIN_PIN6_Msk (0x1ul << GPIO_PIN_PIN6_Pos)
794 #define GPIO_PIN_PIN7_Pos (7)
795 #define GPIO_PIN_PIN7_Msk (0x1ul << GPIO_PIN_PIN7_Pos)
797 #define GPIO_PIN_PIN8_Pos (8)
798 #define GPIO_PIN_PIN8_Msk (0x1ul << GPIO_PIN_PIN8_Pos)
800 #define GPIO_PIN_PIN9_Pos (9)
801 #define GPIO_PIN_PIN9_Msk (0x1ul << GPIO_PIN_PIN9_Pos)
803 #define GPIO_PIN_PIN10_Pos (10)
804 #define GPIO_PIN_PIN10_Msk (0x1ul << GPIO_PIN_PIN10_Pos)
806 #define GPIO_PIN_PIN11_Pos (11)
807 #define GPIO_PIN_PIN11_Msk (0x1ul << GPIO_PIN_PIN11_Pos)
809 #define GPIO_PIN_PIN12_Pos (12)
810 #define GPIO_PIN_PIN12_Msk (0x1ul << GPIO_PIN_PIN12_Pos)
812 #define GPIO_PIN_PIN13_Pos (13)
813 #define GPIO_PIN_PIN13_Msk (0x1ul << GPIO_PIN_PIN13_Pos)
815 #define GPIO_PIN_PIN14_Pos (14)
816 #define GPIO_PIN_PIN14_Msk (0x1ul << GPIO_PIN_PIN14_Pos)
818 #define GPIO_PIN_PIN15_Pos (15)
819 #define GPIO_PIN_PIN15_Msk (0x1ul << GPIO_PIN_PIN15_Pos)
821 #define GPIO_DBEN_DBEN0_Pos (0)
822 #define GPIO_DBEN_DBEN0_Msk (0x1ul << GPIO_DBEN_DBEN0_Pos)
824 #define GPIO_DBEN_DBEN1_Pos (1)
825 #define GPIO_DBEN_DBEN1_Msk (0x1ul << GPIO_DBEN_DBEN1_Pos)
827 #define GPIO_DBEN_DBEN2_Pos (2)
828 #define GPIO_DBEN_DBEN2_Msk (0x1ul << GPIO_DBEN_DBEN2_Pos)
830 #define GPIO_DBEN_DBEN3_Pos (3)
831 #define GPIO_DBEN_DBEN3_Msk (0x1ul << GPIO_DBEN_DBEN3_Pos)
833 #define GPIO_DBEN_DBEN4_Pos (4)
834 #define GPIO_DBEN_DBEN4_Msk (0x1ul << GPIO_DBEN_DBEN4_Pos)
836 #define GPIO_DBEN_DBEN5_Pos (5)
837 #define GPIO_DBEN_DBEN5_Msk (0x1ul << GPIO_DBEN_DBEN5_Pos)
839 #define GPIO_DBEN_DBEN6_Pos (6)
840 #define GPIO_DBEN_DBEN6_Msk (0x1ul << GPIO_DBEN_DBEN6_Pos)
842 #define GPIO_DBEN_DBEN7_Pos (7)
843 #define GPIO_DBEN_DBEN7_Msk (0x1ul << GPIO_DBEN_DBEN7_Pos)
845 #define GPIO_DBEN_DBEN8_Pos (8)
846 #define GPIO_DBEN_DBEN8_Msk (0x1ul << GPIO_DBEN_DBEN8_Pos)
848 #define GPIO_DBEN_DBEN9_Pos (9)
849 #define GPIO_DBEN_DBEN9_Msk (0x1ul << GPIO_DBEN_DBEN9_Pos)
851 #define GPIO_DBEN_DBEN10_Pos (10)
852 #define GPIO_DBEN_DBEN10_Msk (0x1ul << GPIO_DBEN_DBEN10_Pos)
854 #define GPIO_DBEN_DBEN11_Pos (11)
855 #define GPIO_DBEN_DBEN11_Msk (0x1ul << GPIO_DBEN_DBEN11_Pos)
857 #define GPIO_DBEN_DBEN12_Pos (12)
858 #define GPIO_DBEN_DBEN12_Msk (0x1ul << GPIO_DBEN_DBEN12_Pos)
860 #define GPIO_DBEN_DBEN13_Pos (13)
861 #define GPIO_DBEN_DBEN13_Msk (0x1ul << GPIO_DBEN_DBEN13_Pos)
863 #define GPIO_DBEN_DBEN14_Pos (14)
864 #define GPIO_DBEN_DBEN14_Msk (0x1ul << GPIO_DBEN_DBEN14_Pos)
866 #define GPIO_DBEN_DBEN15_Pos (15)
867 #define GPIO_DBEN_DBEN15_Msk (0x1ul << GPIO_DBEN_DBEN15_Pos)
869 #define GPIO_INTTYPE_TYPE0_Pos (0)
870 #define GPIO_INTTYPE_TYPE0_Msk (0x1ul << GPIO_INTTYPE_TYPE0_Pos)
872 #define GPIO_INTTYPE_TYPE1_Pos (1)
873 #define GPIO_INTTYPE_TYPE1_Msk (0x1ul << GPIO_INTTYPE_TYPE1_Pos)
875 #define GPIO_INTTYPE_TYPE2_Pos (2)
876 #define GPIO_INTTYPE_TYPE2_Msk (0x1ul << GPIO_INTTYPE_TYPE2_Pos)
878 #define GPIO_INTTYPE_TYPE3_Pos (3)
879 #define GPIO_INTTYPE_TYPE3_Msk (0x1ul << GPIO_INTTYPE_TYPE3_Pos)
881 #define GPIO_INTTYPE_TYPE4_Pos (4)
882 #define GPIO_INTTYPE_TYPE4_Msk (0x1ul << GPIO_INTTYPE_TYPE4_Pos)
884 #define GPIO_INTTYPE_TYPE5_Pos (5)
885 #define GPIO_INTTYPE_TYPE5_Msk (0x1ul << GPIO_INTTYPE_TYPE5_Pos)
887 #define GPIO_INTTYPE_TYPE6_Pos (6)
888 #define GPIO_INTTYPE_TYPE6_Msk (0x1ul << GPIO_INTTYPE_TYPE6_Pos)
890 #define GPIO_INTTYPE_TYPE7_Pos (7)
891 #define GPIO_INTTYPE_TYPE7_Msk (0x1ul << GPIO_INTTYPE_TYPE7_Pos)
893 #define GPIO_INTTYPE_TYPE8_Pos (8)
894 #define GPIO_INTTYPE_TYPE8_Msk (0x1ul << GPIO_INTTYPE_TYPE8_Pos)
896 #define GPIO_INTTYPE_TYPE9_Pos (9)
897 #define GPIO_INTTYPE_TYPE9_Msk (0x1ul << GPIO_INTTYPE_TYPE9_Pos)
899 #define GPIO_INTTYPE_TYPE10_Pos (10)
900 #define GPIO_INTTYPE_TYPE10_Msk (0x1ul << GPIO_INTTYPE_TYPE10_Pos)
902 #define GPIO_INTTYPE_TYPE11_Pos (11)
903 #define GPIO_INTTYPE_TYPE11_Msk (0x1ul << GPIO_INTTYPE_TYPE11_Pos)
905 #define GPIO_INTTYPE_TYPE12_Pos (12)
906 #define GPIO_INTTYPE_TYPE12_Msk (0x1ul << GPIO_INTTYPE_TYPE12_Pos)
908 #define GPIO_INTTYPE_TYPE13_Pos (13)
909 #define GPIO_INTTYPE_TYPE13_Msk (0x1ul << GPIO_INTTYPE_TYPE13_Pos)
911 #define GPIO_INTTYPE_TYPE14_Pos (14)
912 #define GPIO_INTTYPE_TYPE14_Msk (0x1ul << GPIO_INTTYPE_TYPE14_Pos)
914 #define GPIO_INTTYPE_TYPE15_Pos (15)
915 #define GPIO_INTTYPE_TYPE15_Msk (0x1ul << GPIO_INTTYPE_TYPE15_Pos)
917 #define GPIO_INTEN_FLIEN0_Pos (0)
918 #define GPIO_INTEN_FLIEN0_Msk (0x1ul << GPIO_INTEN_FLIEN0_Pos)
920 #define GPIO_INTEN_FLIEN1_Pos (1)
921 #define GPIO_INTEN_FLIEN1_Msk (0x1ul << GPIO_INTEN_FLIEN1_Pos)
923 #define GPIO_INTEN_FLIEN2_Pos (2)
924 #define GPIO_INTEN_FLIEN2_Msk (0x1ul << GPIO_INTEN_FLIEN2_Pos)
926 #define GPIO_INTEN_FLIEN3_Pos (3)
927 #define GPIO_INTEN_FLIEN3_Msk (0x1ul << GPIO_INTEN_FLIEN3_Pos)
929 #define GPIO_INTEN_FLIEN4_Pos (4)
930 #define GPIO_INTEN_FLIEN4_Msk (0x1ul << GPIO_INTEN_FLIEN4_Pos)
932 #define GPIO_INTEN_FLIEN5_Pos (5)
933 #define GPIO_INTEN_FLIEN5_Msk (0x1ul << GPIO_INTEN_FLIEN5_Pos)
935 #define GPIO_INTEN_FLIEN6_Pos (6)
936 #define GPIO_INTEN_FLIEN6_Msk (0x1ul << GPIO_INTEN_FLIEN6_Pos)
938 #define GPIO_INTEN_FLIEN7_Pos (7)
939 #define GPIO_INTEN_FLIEN7_Msk (0x1ul << GPIO_INTEN_FLIEN7_Pos)
941 #define GPIO_INTEN_FLIEN8_Pos (8)
942 #define GPIO_INTEN_FLIEN8_Msk (0x1ul << GPIO_INTEN_FLIEN8_Pos)
944 #define GPIO_INTEN_FLIEN9_Pos (9)
945 #define GPIO_INTEN_FLIEN9_Msk (0x1ul << GPIO_INTEN_FLIEN9_Pos)
947 #define GPIO_INTEN_FLIEN10_Pos (10)
948 #define GPIO_INTEN_FLIEN10_Msk (0x1ul << GPIO_INTEN_FLIEN10_Pos)
950 #define GPIO_INTEN_FLIEN11_Pos (11)
951 #define GPIO_INTEN_FLIEN11_Msk (0x1ul << GPIO_INTEN_FLIEN11_Pos)
953 #define GPIO_INTEN_FLIEN12_Pos (12)
954 #define GPIO_INTEN_FLIEN12_Msk (0x1ul << GPIO_INTEN_FLIEN12_Pos)
956 #define GPIO_INTEN_FLIEN13_Pos (13)
957 #define GPIO_INTEN_FLIEN13_Msk (0x1ul << GPIO_INTEN_FLIEN13_Pos)
959 #define GPIO_INTEN_FLIEN14_Pos (14)
960 #define GPIO_INTEN_FLIEN14_Msk (0x1ul << GPIO_INTEN_FLIEN14_Pos)
962 #define GPIO_INTEN_FLIEN15_Pos (15)
963 #define GPIO_INTEN_FLIEN15_Msk (0x1ul << GPIO_INTEN_FLIEN15_Pos)
965 #define GPIO_INTEN_RHIEN0_Pos (16)
966 #define GPIO_INTEN_RHIEN0_Msk (0x1ul << GPIO_INTEN_RHIEN0_Pos)
968 #define GPIO_INTEN_RHIEN1_Pos (17)
969 #define GPIO_INTEN_RHIEN1_Msk (0x1ul << GPIO_INTEN_RHIEN1_Pos)
971 #define GPIO_INTEN_RHIEN2_Pos (18)
972 #define GPIO_INTEN_RHIEN2_Msk (0x1ul << GPIO_INTEN_RHIEN2_Pos)
974 #define GPIO_INTEN_RHIEN3_Pos (19)
975 #define GPIO_INTEN_RHIEN3_Msk (0x1ul << GPIO_INTEN_RHIEN3_Pos)
977 #define GPIO_INTEN_RHIEN4_Pos (20)
978 #define GPIO_INTEN_RHIEN4_Msk (0x1ul << GPIO_INTEN_RHIEN4_Pos)
980 #define GPIO_INTEN_RHIEN5_Pos (21)
981 #define GPIO_INTEN_RHIEN5_Msk (0x1ul << GPIO_INTEN_RHIEN5_Pos)
983 #define GPIO_INTEN_RHIEN6_Pos (22)
984 #define GPIO_INTEN_RHIEN6_Msk (0x1ul << GPIO_INTEN_RHIEN6_Pos)
986 #define GPIO_INTEN_RHIEN7_Pos (23)
987 #define GPIO_INTEN_RHIEN7_Msk (0x1ul << GPIO_INTEN_RHIEN7_Pos)
989 #define GPIO_INTEN_RHIEN8_Pos (24)
990 #define GPIO_INTEN_RHIEN8_Msk (0x1ul << GPIO_INTEN_RHIEN8_Pos)
992 #define GPIO_INTEN_RHIEN9_Pos (25)
993 #define GPIO_INTEN_RHIEN9_Msk (0x1ul << GPIO_INTEN_RHIEN9_Pos)
995 #define GPIO_INTEN_RHIEN10_Pos (26)
996 #define GPIO_INTEN_RHIEN10_Msk (0x1ul << GPIO_INTEN_RHIEN10_Pos)
998 #define GPIO_INTEN_RHIEN11_Pos (27)
999 #define GPIO_INTEN_RHIEN11_Msk (0x1ul << GPIO_INTEN_RHIEN11_Pos)
1001 #define GPIO_INTEN_RHIEN12_Pos (28)
1002 #define GPIO_INTEN_RHIEN12_Msk (0x1ul << GPIO_INTEN_RHIEN12_Pos)
1004 #define GPIO_INTEN_RHIEN13_Pos (29)
1005 #define GPIO_INTEN_RHIEN13_Msk (0x1ul << GPIO_INTEN_RHIEN13_Pos)
1007 #define GPIO_INTEN_RHIEN14_Pos (30)
1008 #define GPIO_INTEN_RHIEN14_Msk (0x1ul << GPIO_INTEN_RHIEN14_Pos)
1010 #define GPIO_INTEN_RHIEN15_Pos (31)
1011 #define GPIO_INTEN_RHIEN15_Msk (0x1ul << GPIO_INTEN_RHIEN15_Pos)
1013 #define GPIO_INTSRC_INTSRC0_Pos (0)
1014 #define GPIO_INTSRC_INTSRC0_Msk (0x1ul << GPIO_INTSRC_INTSRC0_Pos)
1016 #define GPIO_INTSRC_INTSRC1_Pos (1)
1017 #define GPIO_INTSRC_INTSRC1_Msk (0x1ul << GPIO_INTSRC_INTSRC1_Pos)
1019 #define GPIO_INTSRC_INTSRC2_Pos (2)
1020 #define GPIO_INTSRC_INTSRC2_Msk (0x1ul << GPIO_INTSRC_INTSRC2_Pos)
1022 #define GPIO_INTSRC_INTSRC3_Pos (3)
1023 #define GPIO_INTSRC_INTSRC3_Msk (0x1ul << GPIO_INTSRC_INTSRC3_Pos)
1025 #define GPIO_INTSRC_INTSRC4_Pos (4)
1026 #define GPIO_INTSRC_INTSRC4_Msk (0x1ul << GPIO_INTSRC_INTSRC4_Pos)
1028 #define GPIO_INTSRC_INTSRC5_Pos (5)
1029 #define GPIO_INTSRC_INTSRC5_Msk (0x1ul << GPIO_INTSRC_INTSRC5_Pos)
1031 #define GPIO_INTSRC_INTSRC6_Pos (6)
1032 #define GPIO_INTSRC_INTSRC6_Msk (0x1ul << GPIO_INTSRC_INTSRC6_Pos)
1034 #define GPIO_INTSRC_INTSRC7_Pos (7)
1035 #define GPIO_INTSRC_INTSRC7_Msk (0x1ul << GPIO_INTSRC_INTSRC7_Pos)
1037 #define GPIO_INTSRC_INTSRC8_Pos (8)
1038 #define GPIO_INTSRC_INTSRC8_Msk (0x1ul << GPIO_INTSRC_INTSRC8_Pos)
1040 #define GPIO_INTSRC_INTSRC9_Pos (9)
1041 #define GPIO_INTSRC_INTSRC9_Msk (0x1ul << GPIO_INTSRC_INTSRC9_Pos)
1043 #define GPIO_INTSRC_INTSRC10_Pos (10)
1044 #define GPIO_INTSRC_INTSRC10_Msk (0x1ul << GPIO_INTSRC_INTSRC10_Pos)
1046 #define GPIO_INTSRC_INTSRC11_Pos (11)
1047 #define GPIO_INTSRC_INTSRC11_Msk (0x1ul << GPIO_INTSRC_INTSRC11_Pos)
1049 #define GPIO_INTSRC_INTSRC12_Pos (12)
1050 #define GPIO_INTSRC_INTSRC12_Msk (0x1ul << GPIO_INTSRC_INTSRC12_Pos)
1052 #define GPIO_INTSRC_INTSRC13_Pos (13)
1053 #define GPIO_INTSRC_INTSRC13_Msk (0x1ul << GPIO_INTSRC_INTSRC13_Pos)
1055 #define GPIO_INTSRC_INTSRC14_Pos (14)
1056 #define GPIO_INTSRC_INTSRC14_Msk (0x1ul << GPIO_INTSRC_INTSRC14_Pos)
1058 #define GPIO_INTSRC_INTSRC15_Pos (15)
1059 #define GPIO_INTSRC_INTSRC15_Msk (0x1ul << GPIO_INTSRC_INTSRC15_Pos)
1061 #define GPIO_SMTEN_SMTEN0_Pos (0)
1062 #define GPIO_SMTEN_SMTEN0_Msk (0x1ul << GPIO_SMTEN_SMTEN0_Pos)
1064 #define GPIO_SMTEN_SMTEN1_Pos (1)
1065 #define GPIO_SMTEN_SMTEN1_Msk (0x1ul << GPIO_SMTEN_SMTEN1_Pos)
1067 #define GPIO_SMTEN_SMTEN2_Pos (2)
1068 #define GPIO_SMTEN_SMTEN2_Msk (0x1ul << GPIO_SMTEN_SMTEN2_Pos)
1070 #define GPIO_SMTEN_SMTEN3_Pos (3)
1071 #define GPIO_SMTEN_SMTEN3_Msk (0x1ul << GPIO_SMTEN_SMTEN3_Pos)
1073 #define GPIO_SMTEN_SMTEN4_Pos (4)
1074 #define GPIO_SMTEN_SMTEN4_Msk (0x1ul << GPIO_SMTEN_SMTEN4_Pos)
1076 #define GPIO_SMTEN_SMTEN5_Pos (5)
1077 #define GPIO_SMTEN_SMTEN5_Msk (0x1ul << GPIO_SMTEN_SMTEN5_Pos)
1079 #define GPIO_SMTEN_SMTEN6_Pos (6)
1080 #define GPIO_SMTEN_SMTEN6_Msk (0x1ul << GPIO_SMTEN_SMTEN6_Pos)
1082 #define GPIO_SMTEN_SMTEN7_Pos (7)
1083 #define GPIO_SMTEN_SMTEN7_Msk (0x1ul << GPIO_SMTEN_SMTEN7_Pos)
1085 #define GPIO_SMTEN_SMTEN8_Pos (8)
1086 #define GPIO_SMTEN_SMTEN8_Msk (0x1ul << GPIO_SMTEN_SMTEN8_Pos)
1088 #define GPIO_SMTEN_SMTEN9_Pos (9)
1089 #define GPIO_SMTEN_SMTEN9_Msk (0x1ul << GPIO_SMTEN_SMTEN9_Pos)
1091 #define GPIO_SMTEN_SMTEN10_Pos (10)
1092 #define GPIO_SMTEN_SMTEN10_Msk (0x1ul << GPIO_SMTEN_SMTEN10_Pos)
1094 #define GPIO_SMTEN_SMTEN11_Pos (11)
1095 #define GPIO_SMTEN_SMTEN11_Msk (0x1ul << GPIO_SMTEN_SMTEN11_Pos)
1097 #define GPIO_SMTEN_SMTEN12_Pos (12)
1098 #define GPIO_SMTEN_SMTEN12_Msk (0x1ul << GPIO_SMTEN_SMTEN12_Pos)
1100 #define GPIO_SMTEN_SMTEN13_Pos (13)
1101 #define GPIO_SMTEN_SMTEN13_Msk (0x1ul << GPIO_SMTEN_SMTEN13_Pos)
1103 #define GPIO_SMTEN_SMTEN14_Pos (14)
1104 #define GPIO_SMTEN_SMTEN14_Msk (0x1ul << GPIO_SMTEN_SMTEN14_Pos)
1106 #define GPIO_SMTEN_SMTEN15_Pos (15)
1107 #define GPIO_SMTEN_SMTEN15_Msk (0x1ul << GPIO_SMTEN_SMTEN15_Pos)
1109 #define GPIO_SLEWCTL_HSREN0_Pos (0)
1110 #define GPIO_SLEWCTL_HSREN0_Msk (0x3ul << GPIO_SLEWCTL_HSREN0_Pos)
1112 #define GPIO_SLEWCTL_HSREN1_Pos (2)
1113 #define GPIO_SLEWCTL_HSREN1_Msk (0x3ul << GPIO_SLEWCTL_HSREN1_Pos)
1115 #define GPIO_SLEWCTL_HSREN2_Pos (4)
1116 #define GPIO_SLEWCTL_HSREN2_Msk (0x3ul << GPIO_SLEWCTL_HSREN2_Pos)
1118 #define GPIO_SLEWCTL_HSREN3_Pos (6)
1119 #define GPIO_SLEWCTL_HSREN3_Msk (0x3ul << GPIO_SLEWCTL_HSREN3_Pos)
1121 #define GPIO_SLEWCTL_HSREN4_Pos (8)
1122 #define GPIO_SLEWCTL_HSREN4_Msk (0x3ul << GPIO_SLEWCTL_HSREN4_Pos)
1124 #define GPIO_SLEWCTL_HSREN5_Pos (10)
1125 #define GPIO_SLEWCTL_HSREN5_Msk (0x3ul << GPIO_SLEWCTL_HSREN5_Pos)
1127 #define GPIO_SLEWCTL_HSREN6_Pos (12)
1128 #define GPIO_SLEWCTL_HSREN6_Msk (0x3ul << GPIO_SLEWCTL_HSREN6_Pos)
1130 #define GPIO_SLEWCTL_HSREN7_Pos (14)
1131 #define GPIO_SLEWCTL_HSREN7_Msk (0x3ul << GPIO_SLEWCTL_HSREN7_Pos)
1133 #define GPIO_SLEWCTL_HSREN8_Pos (16)
1134 #define GPIO_SLEWCTL_HSREN8_Msk (0x3ul << GPIO_SLEWCTL_HSREN8_Pos)
1136 #define GPIO_SLEWCTL_HSREN9_Pos (18)
1137 #define GPIO_SLEWCTL_HSREN9_Msk (0x3ul << GPIO_SLEWCTL_HSREN9_Pos)
1139 #define GPIO_SLEWCTL_HSREN10_Pos (20)
1140 #define GPIO_SLEWCTL_HSREN10_Msk (0x3ul << GPIO_SLEWCTL_HSREN10_Pos)
1142 #define GPIO_SLEWCTL_HSREN11_Pos (22)
1143 #define GPIO_SLEWCTL_HSREN11_Msk (0x3ul << GPIO_SLEWCTL_HSREN11_Pos)
1145 #define GPIO_SLEWCTL_HSREN12_Pos (24)
1146 #define GPIO_SLEWCTL_HSREN12_Msk (0x3ul << GPIO_SLEWCTL_HSREN12_Pos)
1148 #define GPIO_SLEWCTL_HSREN13_Pos (26)
1149 #define GPIO_SLEWCTL_HSREN13_Msk (0x3ul << GPIO_SLEWCTL_HSREN13_Pos)
1151 #define GPIO_SLEWCTL_HSREN14_Pos (28)
1152 #define GPIO_SLEWCTL_HSREN14_Msk (0x3ul << GPIO_SLEWCTL_HSREN14_Pos)
1154 #define GPIO_SLEWCTL_HSREN15_Pos (30)
1155 #define GPIO_SLEWCTL_HSREN15_Msk (0x3ul << GPIO_SLEWCTL_HSREN15_Pos)
1157 #define GPIO_PUSEL_PUSEL0_Pos (0)
1158 #define GPIO_PUSEL_PUSEL0_Msk (0x3ul << GPIO_PUSEL_PUSEL0_Pos)
1160 #define GPIO_PUSEL_PUSEL1_Pos (2)
1161 #define GPIO_PUSEL_PUSEL1_Msk (0x3ul << GPIO_PUSEL_PUSEL1_Pos)
1163 #define GPIO_PUSEL_PUSEL2_Pos (4)
1164 #define GPIO_PUSEL_PUSEL2_Msk (0x3ul << GPIO_PUSEL_PUSEL2_Pos)
1166 #define GPIO_PUSEL_PUSEL3_Pos (6)
1167 #define GPIO_PUSEL_PUSEL3_Msk (0x3ul << GPIO_PUSEL_PUSEL3_Pos)
1169 #define GPIO_PUSEL_PUSEL4_Pos (8)
1170 #define GPIO_PUSEL_PUSEL4_Msk (0x3ul << GPIO_PUSEL_PUSEL4_Pos)
1172 #define GPIO_PUSEL_PUSEL5_Pos (10)
1173 #define GPIO_PUSEL_PUSEL5_Msk (0x3ul << GPIO_PUSEL_PUSEL5_Pos)
1175 #define GPIO_PUSEL_PUSEL6_Pos (12)
1176 #define GPIO_PUSEL_PUSEL6_Msk (0x3ul << GPIO_PUSEL_PUSEL6_Pos)
1178 #define GPIO_PUSEL_PUSEL7_Pos (14)
1179 #define GPIO_PUSEL_PUSEL7_Msk (0x3ul << GPIO_PUSEL_PUSEL7_Pos)
1181 #define GPIO_PUSEL_PUSEL8_Pos (16)
1182 #define GPIO_PUSEL_PUSEL8_Msk (0x3ul << GPIO_PUSEL_PUSEL8_Pos)
1184 #define GPIO_PUSEL_PUSEL9_Pos (18)
1185 #define GPIO_PUSEL_PUSEL9_Msk (0x3ul << GPIO_PUSEL_PUSEL9_Pos)
1187 #define GPIO_PUSEL_PUSEL10_Pos (20)
1188 #define GPIO_PUSEL_PUSEL10_Msk (0x3ul << GPIO_PUSEL_PUSEL10_Pos)
1190 #define GPIO_PUSEL_PUSEL11_Pos (22)
1191 #define GPIO_PUSEL_PUSEL11_Msk (0x3ul << GPIO_PUSEL_PUSEL11_Pos)
1193 #define GPIO_PUSEL_PUSEL12_Pos (24)
1194 #define GPIO_PUSEL_PUSEL12_Msk (0x3ul << GPIO_PUSEL_PUSEL12_Pos)
1196 #define GPIO_PUSEL_PUSEL13_Pos (26)
1197 #define GPIO_PUSEL_PUSEL13_Msk (0x3ul << GPIO_PUSEL_PUSEL13_Pos)
1199 #define GPIO_PUSEL_PUSEL14_Pos (28)
1200 #define GPIO_PUSEL_PUSEL14_Msk (0x3ul << GPIO_PUSEL_PUSEL14_Pos)
1202 #define GPIO_PUSEL_PUSEL15_Pos (30)
1203 #define GPIO_PUSEL_PUSEL15_Msk (0x3ul << GPIO_PUSEL_PUSEL15_Pos)
1205 #define GPIO_DBCTL_DBCLKSEL_Pos (0)
1206 #define GPIO_DBCTL_DBCLKSEL_Msk (0xFul << GPIO_DBCTL_DBCLKSEL_Pos)
1208 #define GPIO_DBCTL_DBCLKSRC_Pos (4)
1209 #define GPIO_DBCTL_DBCLKSRC_Msk (1ul << GPIO_DBCTL_DBCLKSRC_Pos)
1211 #define GPIO_DBCTL_ICLKON_Pos (5)
1212 #define GPIO_DBCTL_ICLKON_Msk (1ul << GPIO_DBCTL_ICLKON_Pos) /* GPIO_CONST */
1215 /* end of GPIO register group */ /* end of REGISTER group */
1217
1218 #if defined ( __CC_ARM )
1219 #pragma no_anon_unions
1220 #endif
1221
1222 #endif /* __GPIO_REG_H__ */
GPIO_T
Definition: gpio_reg.h:27
GPIO_T::INTTYPE
__IO uint32_t INTTYPE
Definition: gpio_reg.h:489
GPIO_T::DINOFF
__IO uint32_t DINOFF
Definition: gpio_reg.h:484
GPIO_T::SLEWCTL
__IO uint32_t SLEWCTL
Definition: gpio_reg.h:493
GPIO_T::DATMSK
__IO uint32_t DATMSK
Definition: gpio_reg.h:486
GPIO_T::INTSRC
__IO uint32_t INTSRC
Definition: gpio_reg.h:491
GPIO_DBCTL_T::DBCTL
__IO uint32_t DBCTL
Definition: gpio_reg.h:572
GPIO_T::PUSEL
__IO uint32_t PUSEL
Definition: gpio_reg.h:497
GPIO_T::MODE
__IO uint32_t MODE
Definition: gpio_reg.h:483
GPIO_DBCTL_T
Definition: gpio_reg.h:501
GPIO_T::DBEN
__IO uint32_t DBEN
Definition: gpio_reg.h:488
GPIO_T::INTEN
__IO uint32_t INTEN
Definition: gpio_reg.h:490
GPIO_T::SMTEN
__IO uint32_t SMTEN
Definition: gpio_reg.h:492
GPIO_T::DOUT
__IO uint32_t DOUT
Definition: gpio_reg.h:485
GPIO_T::PIN
__I uint32_t PIN
Definition: gpio_reg.h:487