| M480 BSP V3.05.001 The Board Support Package for M480 Series

Data Structures
gpio_reg.h File Reference

GPIO register definition header file. More...

Go to the source code of this file.

## Data Structures
struct | GPIO_T
struct | GPIO_DBCTL_T

## Macros
#define | GPIO_MODE_MODE0_Pos (0)
#define | GPIO_MODE_MODE0_Msk (0x3ul << GPIO_MODE_MODE0_Pos)
#define | GPIO_MODE_MODE1_Pos (2)
#define | GPIO_MODE_MODE1_Msk (0x3ul << GPIO_MODE_MODE1_Pos)
#define | GPIO_MODE_MODE2_Pos (4)
#define | GPIO_MODE_MODE2_Msk (0x3ul << GPIO_MODE_MODE2_Pos)
#define | GPIO_MODE_MODE3_Pos (6)
#define | GPIO_MODE_MODE3_Msk (0x3ul << GPIO_MODE_MODE3_Pos)
#define | GPIO_MODE_MODE4_Pos (8)
#define | GPIO_MODE_MODE4_Msk (0x3ul << GPIO_MODE_MODE4_Pos)
#define | GPIO_MODE_MODE5_Pos (10)
#define | GPIO_MODE_MODE5_Msk (0x3ul << GPIO_MODE_MODE5_Pos)
#define | GPIO_MODE_MODE6_Pos (12)
#define | GPIO_MODE_MODE6_Msk (0x3ul << GPIO_MODE_MODE6_Pos)
#define | GPIO_MODE_MODE7_Pos (14)
#define | GPIO_MODE_MODE7_Msk (0x3ul << GPIO_MODE_MODE7_Pos)
#define | GPIO_MODE_MODE8_Pos (16)
#define | GPIO_MODE_MODE8_Msk (0x3ul << GPIO_MODE_MODE8_Pos)
#define | GPIO_MODE_MODE9_Pos (18)
#define | GPIO_MODE_MODE9_Msk (0x3ul << GPIO_MODE_MODE9_Pos)
#define | GPIO_MODE_MODE10_Pos (20)
#define | GPIO_MODE_MODE10_Msk (0x3ul << GPIO_MODE_MODE10_Pos)
#define | GPIO_MODE_MODE11_Pos (22)
#define | GPIO_MODE_MODE11_Msk (0x3ul << GPIO_MODE_MODE11_Pos)
#define | GPIO_MODE_MODE12_Pos (24)
#define | GPIO_MODE_MODE12_Msk (0x3ul << GPIO_MODE_MODE12_Pos)
#define | GPIO_MODE_MODE13_Pos (26)
#define | GPIO_MODE_MODE13_Msk (0x3ul << GPIO_MODE_MODE13_Pos)
#define | GPIO_MODE_MODE14_Pos (28)
#define | GPIO_MODE_MODE14_Msk (0x3ul << GPIO_MODE_MODE14_Pos)
#define | GPIO_MODE_MODE15_Pos (30)
#define | GPIO_MODE_MODE15_Msk (0x3ul << GPIO_MODE_MODE15_Pos)
#define | GPIO_DINOFF_DINOFF0_Pos (16)
#define | GPIO_DINOFF_DINOFF0_Msk (0x1ul << GPIO_DINOFF_DINOFF0_Pos)
#define | GPIO_DINOFF_DINOFF1_Pos (17)
#define | GPIO_DINOFF_DINOFF1_Msk (0x1ul << GPIO_DINOFF_DINOFF1_Pos)
#define | GPIO_DINOFF_DINOFF2_Pos (18)
#define | GPIO_DINOFF_DINOFF2_Msk (0x1ul << GPIO_DINOFF_DINOFF2_Pos)
#define | GPIO_DINOFF_DINOFF3_Pos (19)
#define | GPIO_DINOFF_DINOFF3_Msk (0x1ul << GPIO_DINOFF_DINOFF3_Pos)
#define | GPIO_DINOFF_DINOFF4_Pos (20)
#define | GPIO_DINOFF_DINOFF4_Msk (0x1ul << GPIO_DINOFF_DINOFF4_Pos)
#define | GPIO_DINOFF_DINOFF5_Pos (21)
#define | GPIO_DINOFF_DINOFF5_Msk (0x1ul << GPIO_DINOFF_DINOFF5_Pos)
#define | GPIO_DINOFF_DINOFF6_Pos (22)
#define | GPIO_DINOFF_DINOFF6_Msk (0x1ul << GPIO_DINOFF_DINOFF6_Pos)
#define | GPIO_DINOFF_DINOFF7_Pos (23)
#define | GPIO_DINOFF_DINOFF7_Msk (0x1ul << GPIO_DINOFF_DINOFF7_Pos)
#define | GPIO_DINOFF_DINOFF8_Pos (24)
#define | GPIO_DINOFF_DINOFF8_Msk (0x1ul << GPIO_DINOFF_DINOFF8_Pos)
#define | GPIO_DINOFF_DINOFF9_Pos (25)
#define | GPIO_DINOFF_DINOFF9_Msk (0x1ul << GPIO_DINOFF_DINOFF9_Pos)
#define | GPIO_DINOFF_DINOFF10_Pos (26)
#define | GPIO_DINOFF_DINOFF10_Msk (0x1ul << GPIO_DINOFF_DINOFF10_Pos)
#define | GPIO_DINOFF_DINOFF11_Pos (27)
#define | GPIO_DINOFF_DINOFF11_Msk (0x1ul << GPIO_DINOFF_DINOFF11_Pos)
#define | GPIO_DINOFF_DINOFF12_Pos (28)
#define | GPIO_DINOFF_DINOFF12_Msk (0x1ul << GPIO_DINOFF_DINOFF12_Pos)
#define | GPIO_DINOFF_DINOFF13_Pos (29)
#define | GPIO_DINOFF_DINOFF13_Msk (0x1ul << GPIO_DINOFF_DINOFF13_Pos)
#define | GPIO_DINOFF_DINOFF14_Pos (30)
#define | GPIO_DINOFF_DINOFF14_Msk (0x1ul << GPIO_DINOFF_DINOFF14_Pos)
#define | GPIO_DINOFF_DINOFF15_Pos (31)
#define | GPIO_DINOFF_DINOFF15_Msk (0x1ul << GPIO_DINOFF_DINOFF15_Pos)
#define | GPIO_DOUT_DOUT0_Pos (0)
#define | GPIO_DOUT_DOUT0_Msk (0x1ul << GPIO_DOUT_DOUT0_Pos)
#define | GPIO_DOUT_DOUT1_Pos (1)
#define | GPIO_DOUT_DOUT1_Msk (0x1ul << GPIO_DOUT_DOUT1_Pos)
#define | GPIO_DOUT_DOUT2_Pos (2)
#define | GPIO_DOUT_DOUT2_Msk (0x1ul << GPIO_DOUT_DOUT2_Pos)
#define | GPIO_DOUT_DOUT3_Pos (3)
#define | GPIO_DOUT_DOUT3_Msk (0x1ul << GPIO_DOUT_DOUT3_Pos)
#define | GPIO_DOUT_DOUT4_Pos (4)
#define | GPIO_DOUT_DOUT4_Msk (0x1ul << GPIO_DOUT_DOUT4_Pos)
#define | GPIO_DOUT_DOUT5_Pos (5)
#define | GPIO_DOUT_DOUT5_Msk (0x1ul << GPIO_DOUT_DOUT5_Pos)
#define | GPIO_DOUT_DOUT6_Pos (6)
#define | GPIO_DOUT_DOUT6_Msk (0x1ul << GPIO_DOUT_DOUT6_Pos)
#define | GPIO_DOUT_DOUT7_Pos (7)
#define | GPIO_DOUT_DOUT7_Msk (0x1ul << GPIO_DOUT_DOUT7_Pos)
#define | GPIO_DOUT_DOUT8_Pos (8)
#define | GPIO_DOUT_DOUT8_Msk (0x1ul << GPIO_DOUT_DOUT8_Pos)
#define | GPIO_DOUT_DOUT9_Pos (9)
#define | GPIO_DOUT_DOUT9_Msk (0x1ul << GPIO_DOUT_DOUT9_Pos)
#define | GPIO_DOUT_DOUT10_Pos (10)
#define | GPIO_DOUT_DOUT10_Msk (0x1ul << GPIO_DOUT_DOUT10_Pos)
#define | GPIO_DOUT_DOUT11_Pos (11)
#define | GPIO_DOUT_DOUT11_Msk (0x1ul << GPIO_DOUT_DOUT11_Pos)
#define | GPIO_DOUT_DOUT12_Pos (12)
#define | GPIO_DOUT_DOUT12_Msk (0x1ul << GPIO_DOUT_DOUT12_Pos)
#define | GPIO_DOUT_DOUT13_Pos (13)
#define | GPIO_DOUT_DOUT13_Msk (0x1ul << GPIO_DOUT_DOUT13_Pos)
#define | GPIO_DOUT_DOUT14_Pos (14)
#define | GPIO_DOUT_DOUT14_Msk (0x1ul << GPIO_DOUT_DOUT14_Pos)
#define | GPIO_DOUT_DOUT15_Pos (15)
#define | GPIO_DOUT_DOUT15_Msk (0x1ul << GPIO_DOUT_DOUT15_Pos)
#define | GPIO_DATMSK_DATMSK0_Pos (0)
#define | GPIO_DATMSK_DATMSK0_Msk (0x1ul << GPIO_DATMSK_DATMSK0_Pos)
#define | GPIO_DATMSK_DATMSK1_Pos (1)
#define | GPIO_DATMSK_DATMSK1_Msk (0x1ul << GPIO_DATMSK_DATMSK1_Pos)
#define | GPIO_DATMSK_DATMSK2_Pos (2)
#define | GPIO_DATMSK_DATMSK2_Msk (0x1ul << GPIO_DATMSK_DATMSK2_Pos)
#define | GPIO_DATMSK_DATMSK3_Pos (3)
#define | GPIO_DATMSK_DATMSK3_Msk (0x1ul << GPIO_DATMSK_DATMSK3_Pos)
#define | GPIO_DATMSK_DATMSK4_Pos (4)
#define | GPIO_DATMSK_DATMSK4_Msk (0x1ul << GPIO_DATMSK_DATMSK4_Pos)
#define | GPIO_DATMSK_DATMSK5_Pos (5)
#define | GPIO_DATMSK_DATMSK5_Msk (0x1ul << GPIO_DATMSK_DATMSK5_Pos)
#define | GPIO_DATMSK_DATMSK6_Pos (6)
#define | GPIO_DATMSK_DATMSK6_Msk (0x1ul << GPIO_DATMSK_DATMSK6_Pos)
#define | GPIO_DATMSK_DATMSK7_Pos (7)
#define | GPIO_DATMSK_DATMSK7_Msk (0x1ul << GPIO_DATMSK_DATMSK7_Pos)
#define | GPIO_DATMSK_DATMSK8_Pos (8)
#define | GPIO_DATMSK_DATMSK8_Msk (0x1ul << GPIO_DATMSK_DATMSK8_Pos)
#define | GPIO_DATMSK_DATMSK9_Pos (9)
#define | GPIO_DATMSK_DATMSK9_Msk (0x1ul << GPIO_DATMSK_DATMSK9_Pos)
#define | GPIO_DATMSK_DATMSK10_Pos (10)
#define | GPIO_DATMSK_DATMSK10_Msk (0x1ul << GPIO_DATMSK_DATMSK10_Pos)
#define | GPIO_DATMSK_DATMSK11_Pos (11)
#define | GPIO_DATMSK_DATMSK11_Msk (0x1ul << GPIO_DATMSK_DATMSK11_Pos)
#define | GPIO_DATMSK_DATMSK12_Pos (12)
#define | GPIO_DATMSK_DATMSK12_Msk (0x1ul << GPIO_DATMSK_DATMSK12_Pos)
#define | GPIO_DATMSK_DATMSK13_Pos (13)
#define | GPIO_DATMSK_DATMSK13_Msk (0x1ul << GPIO_DATMSK_DATMSK13_Pos)
#define | GPIO_DATMSK_DATMSK14_Pos (14)
#define | GPIO_DATMSK_DATMSK14_Msk (0x1ul << GPIO_DATMSK_DATMSK14_Pos)
#define | GPIO_DATMSK_DATMSK15_Pos (15)
#define | GPIO_DATMSK_DATMSK15_Msk (0x1ul << GPIO_DATMSK_DATMSK15_Pos)
#define | GPIO_PIN_PIN0_Pos (0)
#define | GPIO_PIN_PIN0_Msk (0x1ul << GPIO_PIN_PIN0_Pos)
#define | GPIO_PIN_PIN1_Pos (1)
#define | GPIO_PIN_PIN1_Msk (0x1ul << GPIO_PIN_PIN1_Pos)
#define | GPIO_PIN_PIN2_Pos (2)
#define | GPIO_PIN_PIN2_Msk (0x1ul << GPIO_PIN_PIN2_Pos)
#define | GPIO_PIN_PIN3_Pos (3)
#define | GPIO_PIN_PIN3_Msk (0x1ul << GPIO_PIN_PIN3_Pos)
#define | GPIO_PIN_PIN4_Pos (4)
#define | GPIO_PIN_PIN4_Msk (0x1ul << GPIO_PIN_PIN4_Pos)
#define | GPIO_PIN_PIN5_Pos (5)
#define | GPIO_PIN_PIN5_Msk (0x1ul << GPIO_PIN_PIN5_Pos)
#define | GPIO_PIN_PIN6_Pos (6)
#define | GPIO_PIN_PIN6_Msk (0x1ul << GPIO_PIN_PIN6_Pos)
#define | GPIO_PIN_PIN7_Pos (7)
#define | GPIO_PIN_PIN7_Msk (0x1ul << GPIO_PIN_PIN7_Pos)
#define | GPIO_PIN_PIN8_Pos (8)
#define | GPIO_PIN_PIN8_Msk (0x1ul << GPIO_PIN_PIN8_Pos)
#define | GPIO_PIN_PIN9_Pos (9)
#define | GPIO_PIN_PIN9_Msk (0x1ul << GPIO_PIN_PIN9_Pos)
#define | GPIO_PIN_PIN10_Pos (10)
#define | GPIO_PIN_PIN10_Msk (0x1ul << GPIO_PIN_PIN10_Pos)
#define | GPIO_PIN_PIN11_Pos (11)
#define | GPIO_PIN_PIN11_Msk (0x1ul << GPIO_PIN_PIN11_Pos)
#define | GPIO_PIN_PIN12_Pos (12)
#define | GPIO_PIN_PIN12_Msk (0x1ul << GPIO_PIN_PIN12_Pos)
#define | GPIO_PIN_PIN13_Pos (13)
#define | GPIO_PIN_PIN13_Msk (0x1ul << GPIO_PIN_PIN13_Pos)
#define | GPIO_PIN_PIN14_Pos (14)
#define | GPIO_PIN_PIN14_Msk (0x1ul << GPIO_PIN_PIN14_Pos)
#define | GPIO_PIN_PIN15_Pos (15)
#define | GPIO_PIN_PIN15_Msk (0x1ul << GPIO_PIN_PIN15_Pos)
#define | GPIO_DBEN_DBEN0_Pos (0)
#define | GPIO_DBEN_DBEN0_Msk (0x1ul << GPIO_DBEN_DBEN0_Pos)
#define | GPIO_DBEN_DBEN1_Pos (1)
#define | GPIO_DBEN_DBEN1_Msk (0x1ul << GPIO_DBEN_DBEN1_Pos)
#define | GPIO_DBEN_DBEN2_Pos (2)
#define | GPIO_DBEN_DBEN2_Msk (0x1ul << GPIO_DBEN_DBEN2_Pos)
#define | GPIO_DBEN_DBEN3_Pos (3)
#define | GPIO_DBEN_DBEN3_Msk (0x1ul << GPIO_DBEN_DBEN3_Pos)
#define | GPIO_DBEN_DBEN4_Pos (4)
#define | GPIO_DBEN_DBEN4_Msk (0x1ul << GPIO_DBEN_DBEN4_Pos)
#define | GPIO_DBEN_DBEN5_Pos (5)
#define | GPIO_DBEN_DBEN5_Msk (0x1ul << GPIO_DBEN_DBEN5_Pos)
#define | GPIO_DBEN_DBEN6_Pos (6)
#define | GPIO_DBEN_DBEN6_Msk (0x1ul << GPIO_DBEN_DBEN6_Pos)
#define | GPIO_DBEN_DBEN7_Pos (7)
#define | GPIO_DBEN_DBEN7_Msk (0x1ul << GPIO_DBEN_DBEN7_Pos)
#define | GPIO_DBEN_DBEN8_Pos (8)
#define | GPIO_DBEN_DBEN8_Msk (0x1ul << GPIO_DBEN_DBEN8_Pos)
#define | GPIO_DBEN_DBEN9_Pos (9)
#define | GPIO_DBEN_DBEN9_Msk (0x1ul << GPIO_DBEN_DBEN9_Pos)
#define | GPIO_DBEN_DBEN10_Pos (10)
#define | GPIO_DBEN_DBEN10_Msk (0x1ul << GPIO_DBEN_DBEN10_Pos)
#define | GPIO_DBEN_DBEN11_Pos (11)
#define | GPIO_DBEN_DBEN11_Msk (0x1ul << GPIO_DBEN_DBEN11_Pos)
#define | GPIO_DBEN_DBEN12_Pos (12)
#define | GPIO_DBEN_DBEN12_Msk (0x1ul << GPIO_DBEN_DBEN12_Pos)
#define | GPIO_DBEN_DBEN13_Pos (13)
#define | GPIO_DBEN_DBEN13_Msk (0x1ul << GPIO_DBEN_DBEN13_Pos)
#define | GPIO_DBEN_DBEN14_Pos (14)
#define | GPIO_DBEN_DBEN14_Msk (0x1ul << GPIO_DBEN_DBEN14_Pos)
#define | GPIO_DBEN_DBEN15_Pos (15)
#define | GPIO_DBEN_DBEN15_Msk (0x1ul << GPIO_DBEN_DBEN15_Pos)
#define | GPIO_INTTYPE_TYPE0_Pos (0)
#define | GPIO_INTTYPE_TYPE0_Msk (0x1ul << GPIO_INTTYPE_TYPE0_Pos)
#define | GPIO_INTTYPE_TYPE1_Pos (1)
#define | GPIO_INTTYPE_TYPE1_Msk (0x1ul << GPIO_INTTYPE_TYPE1_Pos)
#define | GPIO_INTTYPE_TYPE2_Pos (2)
#define | GPIO_INTTYPE_TYPE2_Msk (0x1ul << GPIO_INTTYPE_TYPE2_Pos)
#define | GPIO_INTTYPE_TYPE3_Pos (3)
#define | GPIO_INTTYPE_TYPE3_Msk (0x1ul << GPIO_INTTYPE_TYPE3_Pos)
#define | GPIO_INTTYPE_TYPE4_Pos (4)
#define | GPIO_INTTYPE_TYPE4_Msk (0x1ul << GPIO_INTTYPE_TYPE4_Pos)
#define | GPIO_INTTYPE_TYPE5_Pos (5)
#define | GPIO_INTTYPE_TYPE5_Msk (0x1ul << GPIO_INTTYPE_TYPE5_Pos)
#define | GPIO_INTTYPE_TYPE6_Pos (6)
#define | GPIO_INTTYPE_TYPE6_Msk (0x1ul << GPIO_INTTYPE_TYPE6_Pos)
#define | GPIO_INTTYPE_TYPE7_Pos (7)
#define | GPIO_INTTYPE_TYPE7_Msk (0x1ul << GPIO_INTTYPE_TYPE7_Pos)
#define | GPIO_INTTYPE_TYPE8_Pos (8)
#define | GPIO_INTTYPE_TYPE8_Msk (0x1ul << GPIO_INTTYPE_TYPE8_Pos)
#define | GPIO_INTTYPE_TYPE9_Pos (9)
#define | GPIO_INTTYPE_TYPE9_Msk (0x1ul << GPIO_INTTYPE_TYPE9_Pos)
#define | GPIO_INTTYPE_TYPE10_Pos (10)
#define | GPIO_INTTYPE_TYPE10_Msk (0x1ul << GPIO_INTTYPE_TYPE10_Pos)
#define | GPIO_INTTYPE_TYPE11_Pos (11)
#define | GPIO_INTTYPE_TYPE11_Msk (0x1ul << GPIO_INTTYPE_TYPE11_Pos)
#define | GPIO_INTTYPE_TYPE12_Pos (12)
#define | GPIO_INTTYPE_TYPE12_Msk (0x1ul << GPIO_INTTYPE_TYPE12_Pos)
#define | GPIO_INTTYPE_TYPE13_Pos (13)
#define | GPIO_INTTYPE_TYPE13_Msk (0x1ul << GPIO_INTTYPE_TYPE13_Pos)
#define | GPIO_INTTYPE_TYPE14_Pos (14)
#define | GPIO_INTTYPE_TYPE14_Msk (0x1ul << GPIO_INTTYPE_TYPE14_Pos)
#define | GPIO_INTTYPE_TYPE15_Pos (15)
#define | GPIO_INTTYPE_TYPE15_Msk (0x1ul << GPIO_INTTYPE_TYPE15_Pos)
#define | GPIO_INTEN_FLIEN0_Pos (0)
#define | GPIO_INTEN_FLIEN0_Msk (0x1ul << GPIO_INTEN_FLIEN0_Pos)
#define | GPIO_INTEN_FLIEN1_Pos (1)
#define | GPIO_INTEN_FLIEN1_Msk (0x1ul << GPIO_INTEN_FLIEN1_Pos)
#define | GPIO_INTEN_FLIEN2_Pos (2)
#define | GPIO_INTEN_FLIEN2_Msk (0x1ul << GPIO_INTEN_FLIEN2_Pos)
#define | GPIO_INTEN_FLIEN3_Pos (3)
#define | GPIO_INTEN_FLIEN3_Msk (0x1ul << GPIO_INTEN_FLIEN3_Pos)
#define | GPIO_INTEN_FLIEN4_Pos (4)
#define | GPIO_INTEN_FLIEN4_Msk (0x1ul << GPIO_INTEN_FLIEN4_Pos)
#define | GPIO_INTEN_FLIEN5_Pos (5)
#define | GPIO_INTEN_FLIEN5_Msk (0x1ul << GPIO_INTEN_FLIEN5_Pos)
#define | GPIO_INTEN_FLIEN6_Pos (6)
#define | GPIO_INTEN_FLIEN6_Msk (0x1ul << GPIO_INTEN_FLIEN6_Pos)
#define | GPIO_INTEN_FLIEN7_Pos (7)
#define | GPIO_INTEN_FLIEN7_Msk (0x1ul << GPIO_INTEN_FLIEN7_Pos)
#define | GPIO_INTEN_FLIEN8_Pos (8)
#define | GPIO_INTEN_FLIEN8_Msk (0x1ul << GPIO_INTEN_FLIEN8_Pos)
#define | GPIO_INTEN_FLIEN9_Pos (9)
#define | GPIO_INTEN_FLIEN9_Msk (0x1ul << GPIO_INTEN_FLIEN9_Pos)
#define | GPIO_INTEN_FLIEN10_Pos (10)
#define | GPIO_INTEN_FLIEN10_Msk (0x1ul << GPIO_INTEN_FLIEN10_Pos)
#define | GPIO_INTEN_FLIEN11_Pos (11)
#define | GPIO_INTEN_FLIEN11_Msk (0x1ul << GPIO_INTEN_FLIEN11_Pos)
#define | GPIO_INTEN_FLIEN12_Pos (12)
#define | GPIO_INTEN_FLIEN12_Msk (0x1ul << GPIO_INTEN_FLIEN12_Pos)
#define | GPIO_INTEN_FLIEN13_Pos (13)
#define | GPIO_INTEN_FLIEN13_Msk (0x1ul << GPIO_INTEN_FLIEN13_Pos)
#define | GPIO_INTEN_FLIEN14_Pos (14)
#define | GPIO_INTEN_FLIEN14_Msk (0x1ul << GPIO_INTEN_FLIEN14_Pos)
#define | GPIO_INTEN_FLIEN15_Pos (15)
#define | GPIO_INTEN_FLIEN15_Msk (0x1ul << GPIO_INTEN_FLIEN15_Pos)
#define | GPIO_INTEN_RHIEN0_Pos (16)
#define | GPIO_INTEN_RHIEN0_Msk (0x1ul << GPIO_INTEN_RHIEN0_Pos)
#define | GPIO_INTEN_RHIEN1_Pos (17)
#define | GPIO_INTEN_RHIEN1_Msk (0x1ul << GPIO_INTEN_RHIEN1_Pos)
#define | GPIO_INTEN_RHIEN2_Pos (18)
#define | GPIO_INTEN_RHIEN2_Msk (0x1ul << GPIO_INTEN_RHIEN2_Pos)
#define | GPIO_INTEN_RHIEN3_Pos (19)
#define | GPIO_INTEN_RHIEN3_Msk (0x1ul << GPIO_INTEN_RHIEN3_Pos)
#define | GPIO_INTEN_RHIEN4_Pos (20)
#define | GPIO_INTEN_RHIEN4_Msk (0x1ul << GPIO_INTEN_RHIEN4_Pos)
#define | GPIO_INTEN_RHIEN5_Pos (21)
#define | GPIO_INTEN_RHIEN5_Msk (0x1ul << GPIO_INTEN_RHIEN5_Pos)
#define | GPIO_INTEN_RHIEN6_Pos (22)
#define | GPIO_INTEN_RHIEN6_Msk (0x1ul << GPIO_INTEN_RHIEN6_Pos)
#define | GPIO_INTEN_RHIEN7_Pos (23)
#define | GPIO_INTEN_RHIEN7_Msk (0x1ul << GPIO_INTEN_RHIEN7_Pos)
#define | GPIO_INTEN_RHIEN8_Pos (24)
#define | GPIO_INTEN_RHIEN8_Msk (0x1ul << GPIO_INTEN_RHIEN8_Pos)
#define | GPIO_INTEN_RHIEN9_Pos (25)
#define | GPIO_INTEN_RHIEN9_Msk (0x1ul << GPIO_INTEN_RHIEN9_Pos)
#define | GPIO_INTEN_RHIEN10_Pos (26)
#define | GPIO_INTEN_RHIEN10_Msk (0x1ul << GPIO_INTEN_RHIEN10_Pos)
#define | GPIO_INTEN_RHIEN11_Pos (27)
#define | GPIO_INTEN_RHIEN11_Msk (0x1ul << GPIO_INTEN_RHIEN11_Pos)
#define | GPIO_INTEN_RHIEN12_Pos (28)
#define | GPIO_INTEN_RHIEN12_Msk (0x1ul << GPIO_INTEN_RHIEN12_Pos)
#define | GPIO_INTEN_RHIEN13_Pos (29)
#define | GPIO_INTEN_RHIEN13_Msk (0x1ul << GPIO_INTEN_RHIEN13_Pos)
#define | GPIO_INTEN_RHIEN14_Pos (30)
#define | GPIO_INTEN_RHIEN14_Msk (0x1ul << GPIO_INTEN_RHIEN14_Pos)
#define | GPIO_INTEN_RHIEN15_Pos (31)
#define | GPIO_INTEN_RHIEN15_Msk (0x1ul << GPIO_INTEN_RHIEN15_Pos)
#define | GPIO_INTSRC_INTSRC0_Pos (0)
#define | GPIO_INTSRC_INTSRC0_Msk (0x1ul << GPIO_INTSRC_INTSRC0_Pos)
#define | GPIO_INTSRC_INTSRC1_Pos (1)
#define | GPIO_INTSRC_INTSRC1_Msk (0x1ul << GPIO_INTSRC_INTSRC1_Pos)
#define | GPIO_INTSRC_INTSRC2_Pos (2)
#define | GPIO_INTSRC_INTSRC2_Msk (0x1ul << GPIO_INTSRC_INTSRC2_Pos)
#define | GPIO_INTSRC_INTSRC3_Pos (3)
#define | GPIO_INTSRC_INTSRC3_Msk (0x1ul << GPIO_INTSRC_INTSRC3_Pos)
#define | GPIO_INTSRC_INTSRC4_Pos (4)
#define | GPIO_INTSRC_INTSRC4_Msk (0x1ul << GPIO_INTSRC_INTSRC4_Pos)
#define | GPIO_INTSRC_INTSRC5_Pos (5)
#define | GPIO_INTSRC_INTSRC5_Msk (0x1ul << GPIO_INTSRC_INTSRC5_Pos)
#define | GPIO_INTSRC_INTSRC6_Pos (6)
#define | GPIO_INTSRC_INTSRC6_Msk (0x1ul << GPIO_INTSRC_INTSRC6_Pos)
#define | GPIO_INTSRC_INTSRC7_Pos (7)
#define | GPIO_INTSRC_INTSRC7_Msk (0x1ul << GPIO_INTSRC_INTSRC7_Pos)
#define | GPIO_INTSRC_INTSRC8_Pos (8)
#define | GPIO_INTSRC_INTSRC8_Msk (0x1ul << GPIO_INTSRC_INTSRC8_Pos)
#define | GPIO_INTSRC_INTSRC9_Pos (9)
#define | GPIO_INTSRC_INTSRC9_Msk (0x1ul << GPIO_INTSRC_INTSRC9_Pos)
#define | GPIO_INTSRC_INTSRC10_Pos (10)
#define | GPIO_INTSRC_INTSRC10_Msk (0x1ul << GPIO_INTSRC_INTSRC10_Pos)
#define | GPIO_INTSRC_INTSRC11_Pos (11)
#define | GPIO_INTSRC_INTSRC11_Msk (0x1ul << GPIO_INTSRC_INTSRC11_Pos)
#define | GPIO_INTSRC_INTSRC12_Pos (12)
#define | GPIO_INTSRC_INTSRC12_Msk (0x1ul << GPIO_INTSRC_INTSRC12_Pos)
#define | GPIO_INTSRC_INTSRC13_Pos (13)
#define | GPIO_INTSRC_INTSRC13_Msk (0x1ul << GPIO_INTSRC_INTSRC13_Pos)
#define | GPIO_INTSRC_INTSRC14_Pos (14)
#define | GPIO_INTSRC_INTSRC14_Msk (0x1ul << GPIO_INTSRC_INTSRC14_Pos)
#define | GPIO_INTSRC_INTSRC15_Pos (15)
#define | GPIO_INTSRC_INTSRC15_Msk (0x1ul << GPIO_INTSRC_INTSRC15_Pos)
#define | GPIO_SMTEN_SMTEN0_Pos (0)
#define | GPIO_SMTEN_SMTEN0_Msk (0x1ul << GPIO_SMTEN_SMTEN0_Pos)
#define | GPIO_SMTEN_SMTEN1_Pos (1)
#define | GPIO_SMTEN_SMTEN1_Msk (0x1ul << GPIO_SMTEN_SMTEN1_Pos)
#define | GPIO_SMTEN_SMTEN2_Pos (2)
#define | GPIO_SMTEN_SMTEN2_Msk (0x1ul << GPIO_SMTEN_SMTEN2_Pos)
#define | GPIO_SMTEN_SMTEN3_Pos (3)
#define | GPIO_SMTEN_SMTEN3_Msk (0x1ul << GPIO_SMTEN_SMTEN3_Pos)
#define | GPIO_SMTEN_SMTEN4_Pos (4)
#define | GPIO_SMTEN_SMTEN4_Msk (0x1ul << GPIO_SMTEN_SMTEN4_Pos)
#define | GPIO_SMTEN_SMTEN5_Pos (5)
#define | GPIO_SMTEN_SMTEN5_Msk (0x1ul << GPIO_SMTEN_SMTEN5_Pos)
#define | GPIO_SMTEN_SMTEN6_Pos (6)
#define | GPIO_SMTEN_SMTEN6_Msk (0x1ul << GPIO_SMTEN_SMTEN6_Pos)
#define | GPIO_SMTEN_SMTEN7_Pos (7)
#define | GPIO_SMTEN_SMTEN7_Msk (0x1ul << GPIO_SMTEN_SMTEN7_Pos)
#define | GPIO_SMTEN_SMTEN8_Pos (8)
#define | GPIO_SMTEN_SMTEN8_Msk (0x1ul << GPIO_SMTEN_SMTEN8_Pos)
#define | GPIO_SMTEN_SMTEN9_Pos (9)
#define | GPIO_SMTEN_SMTEN9_Msk (0x1ul << GPIO_SMTEN_SMTEN9_Pos)
#define | GPIO_SMTEN_SMTEN10_Pos (10)
#define | GPIO_SMTEN_SMTEN10_Msk (0x1ul << GPIO_SMTEN_SMTEN10_Pos)
#define | GPIO_SMTEN_SMTEN11_Pos (11)
#define | GPIO_SMTEN_SMTEN11_Msk (0x1ul << GPIO_SMTEN_SMTEN11_Pos)
#define | GPIO_SMTEN_SMTEN12_Pos (12)
#define | GPIO_SMTEN_SMTEN12_Msk (0x1ul << GPIO_SMTEN_SMTEN12_Pos)
#define | GPIO_SMTEN_SMTEN13_Pos (13)
#define | GPIO_SMTEN_SMTEN13_Msk (0x1ul << GPIO_SMTEN_SMTEN13_Pos)
#define | GPIO_SMTEN_SMTEN14_Pos (14)
#define | GPIO_SMTEN_SMTEN14_Msk (0x1ul << GPIO_SMTEN_SMTEN14_Pos)
#define | GPIO_SMTEN_SMTEN15_Pos (15)
#define | GPIO_SMTEN_SMTEN15_Msk (0x1ul << GPIO_SMTEN_SMTEN15_Pos)
#define | GPIO_SLEWCTL_HSREN0_Pos (0)
#define | GPIO_SLEWCTL_HSREN0_Msk (0x3ul << GPIO_SLEWCTL_HSREN0_Pos)
#define | GPIO_SLEWCTL_HSREN1_Pos (2)
#define | GPIO_SLEWCTL_HSREN1_Msk (0x3ul << GPIO_SLEWCTL_HSREN1_Pos)
#define | GPIO_SLEWCTL_HSREN2_Pos (4)
#define | GPIO_SLEWCTL_HSREN2_Msk (0x3ul << GPIO_SLEWCTL_HSREN2_Pos)
#define | GPIO_SLEWCTL_HSREN3_Pos (6)
#define | GPIO_SLEWCTL_HSREN3_Msk (0x3ul << GPIO_SLEWCTL_HSREN3_Pos)
#define | GPIO_SLEWCTL_HSREN4_Pos (8)
#define | GPIO_SLEWCTL_HSREN4_Msk (0x3ul << GPIO_SLEWCTL_HSREN4_Pos)
#define | GPIO_SLEWCTL_HSREN5_Pos (10)
#define | GPIO_SLEWCTL_HSREN5_Msk (0x3ul << GPIO_SLEWCTL_HSREN5_Pos)
#define | GPIO_SLEWCTL_HSREN6_Pos (12)
#define | GPIO_SLEWCTL_HSREN6_Msk (0x3ul << GPIO_SLEWCTL_HSREN6_Pos)
#define | GPIO_SLEWCTL_HSREN7_Pos (14)
#define | GPIO_SLEWCTL_HSREN7_Msk (0x3ul << GPIO_SLEWCTL_HSREN7_Pos)
#define | GPIO_SLEWCTL_HSREN8_Pos (16)
#define | GPIO_SLEWCTL_HSREN8_Msk (0x3ul << GPIO_SLEWCTL_HSREN8_Pos)
#define | GPIO_SLEWCTL_HSREN9_Pos (18)
#define | GPIO_SLEWCTL_HSREN9_Msk (0x3ul << GPIO_SLEWCTL_HSREN9_Pos)
#define | GPIO_SLEWCTL_HSREN10_Pos (20)
#define | GPIO_SLEWCTL_HSREN10_Msk (0x3ul << GPIO_SLEWCTL_HSREN10_Pos)
#define | GPIO_SLEWCTL_HSREN11_Pos (22)
#define | GPIO_SLEWCTL_HSREN11_Msk (0x3ul << GPIO_SLEWCTL_HSREN11_Pos)
#define | GPIO_SLEWCTL_HSREN12_Pos (24)
#define | GPIO_SLEWCTL_HSREN12_Msk (0x3ul << GPIO_SLEWCTL_HSREN12_Pos)
#define | GPIO_SLEWCTL_HSREN13_Pos (26)
#define | GPIO_SLEWCTL_HSREN13_Msk (0x3ul << GPIO_SLEWCTL_HSREN13_Pos)
#define | GPIO_SLEWCTL_HSREN14_Pos (28)
#define | GPIO_SLEWCTL_HSREN14_Msk (0x3ul << GPIO_SLEWCTL_HSREN14_Pos)
#define | GPIO_SLEWCTL_HSREN15_Pos (30)
#define | GPIO_SLEWCTL_HSREN15_Msk (0x3ul << GPIO_SLEWCTL_HSREN15_Pos)
#define | GPIO_PUSEL_PUSEL0_Pos (0)
#define | GPIO_PUSEL_PUSEL0_Msk (0x3ul << GPIO_PUSEL_PUSEL0_Pos)
#define | GPIO_PUSEL_PUSEL1_Pos (2)
#define | GPIO_PUSEL_PUSEL1_Msk (0x3ul << GPIO_PUSEL_PUSEL1_Pos)
#define | GPIO_PUSEL_PUSEL2_Pos (4)
#define | GPIO_PUSEL_PUSEL2_Msk (0x3ul << GPIO_PUSEL_PUSEL2_Pos)
#define | GPIO_PUSEL_PUSEL3_Pos (6)
#define | GPIO_PUSEL_PUSEL3_Msk (0x3ul << GPIO_PUSEL_PUSEL3_Pos)
#define | GPIO_PUSEL_PUSEL4_Pos (8)
#define | GPIO_PUSEL_PUSEL4_Msk (0x3ul << GPIO_PUSEL_PUSEL4_Pos)
#define | GPIO_PUSEL_PUSEL5_Pos (10)
#define | GPIO_PUSEL_PUSEL5_Msk (0x3ul << GPIO_PUSEL_PUSEL5_Pos)
#define | GPIO_PUSEL_PUSEL6_Pos (12)
#define | GPIO_PUSEL_PUSEL6_Msk (0x3ul << GPIO_PUSEL_PUSEL6_Pos)
#define | GPIO_PUSEL_PUSEL7_Pos (14)
#define | GPIO_PUSEL_PUSEL7_Msk (0x3ul << GPIO_PUSEL_PUSEL7_Pos)
#define | GPIO_PUSEL_PUSEL8_Pos (16)
#define | GPIO_PUSEL_PUSEL8_Msk (0x3ul << GPIO_PUSEL_PUSEL8_Pos)
#define | GPIO_PUSEL_PUSEL9_Pos (18)
#define | GPIO_PUSEL_PUSEL9_Msk (0x3ul << GPIO_PUSEL_PUSEL9_Pos)
#define | GPIO_PUSEL_PUSEL10_Pos (20)
#define | GPIO_PUSEL_PUSEL10_Msk (0x3ul << GPIO_PUSEL_PUSEL10_Pos)
#define | GPIO_PUSEL_PUSEL11_Pos (22)
#define | GPIO_PUSEL_PUSEL11_Msk (0x3ul << GPIO_PUSEL_PUSEL11_Pos)
#define | GPIO_PUSEL_PUSEL12_Pos (24)
#define | GPIO_PUSEL_PUSEL12_Msk (0x3ul << GPIO_PUSEL_PUSEL12_Pos)
#define | GPIO_PUSEL_PUSEL13_Pos (26)
#define | GPIO_PUSEL_PUSEL13_Msk (0x3ul << GPIO_PUSEL_PUSEL13_Pos)
#define | GPIO_PUSEL_PUSEL14_Pos (28)
#define | GPIO_PUSEL_PUSEL14_Msk (0x3ul << GPIO_PUSEL_PUSEL14_Pos)
#define | GPIO_PUSEL_PUSEL15_Pos (30)
#define | GPIO_PUSEL_PUSEL15_Msk (0x3ul << GPIO_PUSEL_PUSEL15_Pos)
#define | GPIO_DBCTL_DBCLKSEL_Pos (0)
#define | GPIO_DBCTL_DBCLKSEL_Msk (0xFul << GPIO_DBCTL_DBCLKSEL_Pos)
#define | GPIO_DBCTL_DBCLKSRC_Pos (4)
#define | GPIO_DBCTL_DBCLKSRC_Msk (1ul << GPIO_DBCTL_DBCLKSRC_Pos)
#define | GPIO_DBCTL_ICLKON_Pos (5)
#define | GPIO_DBCTL_ICLKON_Msk (1ul << GPIO_DBCTL_ICLKON_Pos)

## Detailed Description

GPIO register definition header file.

Version
  V1.00 SPDX-License-Identifier: Apache-2.0

Copyright
  (C) 2017-2020 Nuvoton Technology Corp. All rights reserved.

Definition in file gpio_reg.h.